7nm处理器是极限么？

首先，通过前面我们可以知道，逻辑电路有"0"和"1"，也就是开和关两种状态，而这就需要有"能隙"——电子携带电流之前必须跃过的能量跨栏。但是因为石墨烯本身的导电性能太好，它没有能隙，也就是只能开，而不能关，这样是不能实现逻辑电路的。如果要利用石墨烯来制造半导体器件，那么我们还需要通过其他手段，在不破坏石墨烯本身特有的属性下，在石墨烯上面植入一个能隙。目前已经有不少针对这方面的研究，但要真正解决这个问题还需要相当长的时间。

　　1nm那还只是个噱头

　　美国劳伦斯•伯克利国家实验室（Lawrence Berkeley NaTIonal Laboratory）的一个研究团队—已经成功研制出栅极（晶体管内的电流由栅极控制）仅长1纳米的晶体管，号称是有史以来最小的晶体管。这下很多人都不淡定了，媒体纷纷疾呼"摩尔定律没戏唱了"。

　　我们来看看这个所谓的1nm。我们知道cmos技术中的晶体管是场效应晶体管，是用一个栅控制一个导电沟道通断来表示0和1的，栅和导电沟道中有一层绝缘电介质，栅加电压，会在沟道处产生一个电场（但没有电荷交换），该电场会改变沟道中的电子输运性质，使得在沟道两端加相同电压，电子输运性质不同，电流不同，显示出开关性。

　　导电沟道缩短过程中，电子的输运特性会发生变化，这是电子的运动性质决定的。而这个过程中对电流的调控越来越难，要么开态太小，要么关态太大，除此外还经历过栅介质漏电等问题。

　　如果用单根的碳纳米管作为栅，栅的宽度就是碳纳米管宽度，但问题在于他的导电沟道没有缩短，现有的场效应晶体管栅完全覆盖沟道的比较多（调控作用强），让我们误认为栅的尺度就可以代表晶体管的特征尺度，那篇文章在这上面取了个巧，所以那个晶体管不一定就只有1nm。

　　而且，本次外媒报道的劳伦斯伯克利国家实验室将现有最精尖的晶体管制程从14nm缩减到了1nm，其晶体管就是由碳纳米管掺杂二硫化钼制作而成。不过这一技术成果仅仅处于实验室技术突破的阶段，目前还没有商业化量产的能力。至于该项技术将来是否会成为主流商用技术，还有待时间检验。

　　这仅仅是一项在实验室中的技术突破，哪怕退一步说，该项技术已经成熟且可以商业化，由于其在商业化上的难度远远大于Intel正在研发的10nm制造工艺——其成本将高昂地无以复加，这会使采用该技术生产的芯片价格居高不下。

　　推荐阅读：

　　台积电预告2017年第二季10纳米芯片将会量产，7纳米制程的量产时间点则将落在2018年上半。反观英特尔（Intel），其10纳米制程量产时间确定将延后到2017下半年。但英特尔高层强调，7纳米制程才是决胜关键，因为7纳米的制程技术与材料将会有重大改变。

　　突破摩尔定律 台积电17年要试产7nm芯片