微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > cmos+忆阻器实现高效分布式处理兼存储功能的传感器架构

cmos+忆阻器实现高效分布式处理兼存储功能的传感器架构

时间:09-17 来源:EEFOCUS 点击:

视为潜在报警。在图10e中,上边界Mmax在下边界Mmin之前稳定,导致S4转至S2,再转至S1。图10f是这种情况的结果:Mmin在Mmax之前稳定; 我们观察到,从S4进入S3,再进入S1。

图10:内置三个忆阻器执行动态背景提取的像素架构在图6所示LL, HL, LH, HH条件下的电仿真结果。图a, b, c, d分别是四个不同控制状态S1, S2, S3、S4的仿真,从热直接变冷。图e, f是控制状态S4仿真,从热间接变冷,还描述了每个像素状态的热像素(HOT)二进制信号。红色条状图表示与上阈压V max有关的异常事件(热像素检测),上阈压V max由Mmax决定;而蓝色条状图代表下阈压V min有关的异常事件,下阈压V min由Mmin决定,详见图4给出的算法工作原理。

VI. 结论

本文论述了如何有效地结合cmos电子元器件使用忆阻器,实现一个高效分布式处理兼备存储功能的视觉传感器架构,执行稳健的实时图像处理。本文主要论述了被称作目标跟踪引擎的自适应背景提取技术。忆阻器具有纳米级尺度和非易失性,有望成为全新的嵌入式分布处理和存储功能兼备的并行计算机的理想元器件。当芯片内部滤波器需要长时间常数或片上存储器需要更长的数据保存时间时,忆阻器的特性将具有更重要的意义。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top