基于FPGA的软硬件协同仿真加速技术

存。软件平台HDL仿真器运行于主机上，完成对仿真过程的控制和检测。HDL仿真器采用Mentor Graphics子公司Model Tech公司出品的ModelSim软件，它全面支持VHDL和Verilog语言的IEEE标准，可以实现VHDL、Verilog以及VHDL- Verilog混合设计的仿真，还能够与C语言一起实现对HDL设计文件实现协同仿真。同时，相对于大多数的HDL仿真软件来说，ModelSim在仿真速度上也有明显优势，并且它支持众多的FPGA厂家库，是设计工程师做FPGA设计的RTL级和门级电路仿真的首眩

　　硬件平台主要以FPGA为核心，采用了一片Xilinx公司推出的Virtex-5 XC5VSX95T-FF1136 芯片，它内部有丰富的逻辑资源，包括14720片Slices，8784Kb的BlockRam，640片DSP 48E Slices，16个GTP 收发器，640个可配置 I/O 管脚。此外，该芯片内嵌了一个PCI-express Endpoint Block 硬核。Xilinx公司提供的IP核endpoint Block Plus for PCIe解决方案适用于 Virtex-5 SXT FPGA架构，该IP核例化了Virtex-5 SXT器件中内嵌的Virtex-5 Integrated Block for PCI Express，为实现单片可配置PCI-express总线解决方案提供了可能。PCI-express总线作为下一代高性能I/O互联技术和标准的局域I/O总线，将广泛应用于未来各种计算机平台。

　　在实验中，我们选用Xilinx公司的IP核FFT（Fast Fourier Transform）v6.0［8］模块作为DUT，该FFT核配置成Pipelined Streaming I/O的方式，它可以实现对任意间隔或者连续数据帧的处理。FFT模块在ModelSim软件上运行的仿真结果波形如图5所示。

　　图5 IFFT模块仿真波形

　　我们分别对DUT进行纯软件仿真和软硬件协同加速仿真测试，实验结果如图6所示。仿真结果与主机配置、设计的复杂度以及仿真时钟周期数有关。

　　图6 实验结果对比

　　4 结论

　　本文利用硬件加速的思想，提出了基于FPGA的软硬件协同加速仿真技术。用可综合的Verilog语言编写的设计测试文件（DUT）经综合实现后，下载到 FPGA中，TestBench仍然运行在主机的仿真器ModelSim软件上，通过Verilog编程语言接口（PLI）进行软硬件间的数据交互，从而实现对DUT的软硬件协同加速仿真。实验结果表明，相对于纯软件仿真，运用软硬件协同加速仿真技术仿真速度提高了30倍，这大大缩短了仿真时间，从而达到缩短设计周期的目的。
作者 江霞林，周剑扬，杨银涛，林晓立