ARM携手台积电 探究半导体芯片制造工艺

根据最新消息，ARM与台积电宣布签署一项长期合作协议，两家公司将以ARMv8微处理器为研发对象，探索用FinFET工艺制程技术来研发ARMv8的生产工艺实现方法。根据该协议，两家公司合作的技术领域将涵盖20nm以下工艺技术节点。据报道，台积电将在2013年底实现 20nm技术节点的量产，并在2015年新建的生产线上实现16nm工艺量产。

FinFET工艺迈向批量生产阶段

台积电与ARM进行的FinFET工艺优化合作，表明其已向FinFET工艺的批量生产阶段过渡。

ARMv8是ARM公司的首个64位IP核，之前ARM为用户提供的IP核都是用平面CMOS的成熟工艺来设计的，似乎不需要对生产工艺有太多关注，只需在电脑上按照既定流程进行仿真，通过后就可以交付给芯片制造厂家进行生产了。但在20nm以下的技术还需要摸索，电脑中芯片设计软件的工艺参数需要与制造厂家的工艺生产线之间反复验证才能被确定下来，在这一探索过程中，需要芯片设计厂商与制造商两方面密切合作，反复验证，最终才能使设计软件的计算机仿真结果与芯片生产线上的新工艺达到一致，从而才能确保投片生产时的成品率要求。而这次两家公司的合作，就是根据各自发展需要而做出的必然选择。

随着Intel前不久宣布用"三栅(TriGate)架构"的3D晶体管工艺成功生产出最小线宽22nm的IvyBridge处理器，开始向市场批量供货，证明采用3D晶体管工艺可以大幅度提高芯片性能、降低芯片功耗后，全球各主要半导体公司目前均已将下一步的发展锁定到了立体半导体制造工艺方面，其中 FinFET工艺就是目前多数公司打算采用的技术途径之一。另一种可实现14纳米以下线宽生产芯片的工艺方法是FDSOI晶体管技术，这是一种基于目前平面CMOS芯片制造工艺的顺势延伸，IBM、Globalfoundries、台积电、联电(UMC)等公司同时也正在研究这种工艺技术。据报道，除上述的两种途径外，有一家叫Suvolta的公司联合富士通公司推出第三种晶体管技术方案。

而台积电一方面表态在20nm节点加入IBM等阵营合作搞FDSOI的平面工艺技术研发，另一方面又在过去数年间大力进行FinFET立体结构工艺制程技术的研发，此次与ARM进行的FinFET工艺优化合作，表明其已经完成了FinFET工艺的单项研发，开始向FinFET工艺的批量生产阶段过渡。以ARMv8核为对象，进行量产阶段的工艺优化，以求达到完善。

两种技术将并存

FinFET和UTB-SOI均会有用武之地。除非UTB-SOI性能优异，否则将无法击败FinFET技术。

台积电的FinFET工艺与Intel前不久宣布的三栅架构3D晶体管工艺有什么不同?其间会否有知识产权等方面的纠结?对今后半导体制造工艺进一步发展路线有何种影响?据有关资料，其实两者或者包括三星等众多公司目前所宣布的FinFET工艺在本质上和理论模型上是一回事情，只不过各家都在探索，实现的具体细节会有所不同摆了，出于商业保密需要，估计各自都不会公布自己的"绝招"和细节的。

据有关资料报道，目前业界中正在探索的两种 14nm制造工艺FinFET和FDSOI晶体管技术工艺，这些技术方案的源头均来自台湾学者胡正明教授在1999年的一项半导体工艺研究成果。该项研究结果显示有两种途径可以实现25nm工艺目标：一种是立体型结构的FinFET晶体管，另一种是基于SOI超薄绝缘层硅体技术(UTB-SOI，也就是我们常说的FDSOI晶体管技术)。

当时的研究结论认为，要想制造出UTB-SOI上很薄的硅膜将会很困难，要让UTB-SOI正常工作，绝缘层上硅膜的厚度应限制在栅长的1/4左右。对25nm栅长的晶体管而言，胡教授认为UTB-SOI的硅膜厚度应被控制在5nm左右，而在当时觉得这不太可能实现。

       不过，当2009年法国的Soitec公司开始推出300mmUTB-SOI的晶圆样品，这些晶圆的顶层硅膜原始厚度只有12nm，然后再经处理去掉顶部的7nm厚度硅膜，最后便可得到5nm厚度的硅膜后，这便为UTB-SOI技术的实用化铺平了道路。UTB-SOI在研发复杂性上似乎更有优势，因为 UTB-SOI仍可采用目前传统的平面型晶体管工艺技术实现，而FinFET则是立体晶体管技术，需要改变的方面将会多些。

胡教授认为，UTB-SOI将来会有市场，因为这种技术的复杂程度要低于FinFET，芯片制造公司只需要买来UTB-SOI晶圆即可。对频率要求较低的低功耗型应用，UTB-SOI技术将是有吸引力的选择。FinFET和UTB-SOI技术是可以并存的。Intel采用FinFET技术，是由于这种技术可以让微处理器的性能相对更强。台积会首先采用FinFET技术，毕竟他们在此方面已经进行了多年的大量的研发投入，而且台积电积累有大量FinFET适用的高性