椭圆曲线加密的硬件实现

* 复合有限域的乘法：以GF((24)2)为例，利用GF(24)上的乘法和加法可以构造出GF(28)的乘法。子域GF(24)的本原多项式为Q(y)=y4+y+1，第二个子域的本原多项式为R(z)=z3+z+ω14，其中ω是GF(24)的基底元素，满足Q(ω)=0。域中两个元素的乘法[a0+a1z]&TImes;[b0+b1z]可以表示为：

这样GF((24)2)在复合域上的乘法就可以通过GF(24)上的有限域的数学运算而得到。
* 复合有限域的逆运算：复合有限域GF((2n)m)中的元素A的逆为：
其中
可以观察到Ar属于子域GF(2n)中的元素，可以较容易的求取(Ar)-1的值。
FPGA硬件实现
软件化的实现方法开发时间短，但是其加密速度比较慢，妨碍了椭圆曲线加密的实用性。FPGA的方法综合了软件的灵活性和硬件的安全性，提供了比软件化方法优越的速度，和传统的ASIC实现相比，可编程器件由于其高度的灵活性，更适合于密码学的应用领域。
在软件模型的基础上，我们针对FPGA硬件的特性对模型进行了优化。根据椭圆曲线加密算法的要求，对加密系统进行模块化设计，每个模块独立完成其各自功能，模块之间进行相互数据交换以及时序控制，达到加密功能。图4是椭圆曲线加密系统FPGA实现的电路模块框图。
其中，椭圆曲线加密控制系统模块是整个系统的核心。当Ready为True时，系统读入初始数据并且控制RAM进行初始数据的存储。在运算过程中，该模块根据数据源对选择器进行控制循环，进行PP=R和PQ=R运算，获得最后结果，然后通过Out_Ready信号对结果进行输出；选择器模块根据控制系统模块提供的指令对PP=R模块和PQ=R模块进行控制，并且提供相应的实时数据流；PP=R模块和PQ=R模块利用对有限域上的加法和乘法运算进行时序控制求出椭圆曲线上点的加法运算，将直接影响到整个系统的速度性能，因此必须对有限域上的加法和乘法运算设计合理的输入输出数据流，以达到高效率的运算速率。各种存储器模块根据不同的指令分别存放系统的初始值、运算过程中的中间值以及系统运算结果。
综合以上各种因素，我们选择了XILINX 公司的VirtexII器件，ISE 4.1作为开发平台，VHDL作为开发语言。由于168位的椭圆曲线加密算法的计算量比较大，所以在FPGA实现的时候，布线是个值得考虑的因素。对于FPGA器件的选择应考虑到布线资源，Virtex 系列提供的布线资源比较丰富。在Modelsim上进行仿真后得到性能指标为：在40MHz时钟驱动下第一次加密或者解密时需要初始的建立时间，明文或者密文的输出需要2ms左右，其后的明文或者密文的输出大约为25Mbps。可以看出，这是一个比较高的速率，可以应用于很多场合。
应用系统验证
椭圆加密硬件实现后，必须在实际系统中得到验证。我们特地构造了串口加密实验板进行验证，整个验证系统的结构如图5所示。经过实际系统验证，证明上述椭圆加密体制硬件实现是成功的。

结语
公钥密码体制由于其运算和时间复杂性较高，通常用于密钥管理、密钥交换、数字签名和认证等涉及信息较少的场合。目前，被广泛使用的仍是DES、RSA这样陈旧的算法，算法的更新不仅可以使本来的密码户获得更好的性能，而且还可以使IC卡、手机等本来难以实现密码算法的领域可以使用密码技术来保证信息安全。
椭圆曲线密码体制(ECC)正在以其更短的密钥和理论上更高的强度引起业界的重视，而椭圆曲线密码体制(ECC)的硬件实现也将是公钥密码体制中的一个聚焦点。本文虽然已经为将来的工作打下了良好的基础，在以下几个方面还有大量的工作需要做。首先是可编程逻辑器件的发展，以后必然出现能提供更大门数，能提供更快速率的器件；其次是椭圆曲线密码体制本身的改进；最后是有限域数学运算的硬件实现算法的进一步改良。随着以上各个方面的发展，将能提供更长密钥和更快的数据速率的硬件实现，为国民经济和社会发展提供更快更安全的加密系统。