5 Gsps高速数据采集系统的设计与实现
时间:05-20
来源:3721RD
点击:
使用FPGA内部资源或者外部DDR3实现数据的缓冲存储,充分利用系统资源,便于调试和修改。实现了5 Gsps实时采样率、8 bits采样精度的高速实时数据采集系统。在完成电路的软件和硬件设计以后,通过对ADC和时钟进行测试以及上位机控制界面采集信号的波形显示,结果表明该系统可以稳定地工作,满足设计要求。
- 远程测控中嵌入式Web服务器的FPGA实现(10-30)
- 基于DSP Builder的DDS设计及其FPGA实现(11-03)
- 基于FPGA的DDS调频信号的研究与实现 (11-04)
- 使用混合信号示波器验证测量混合信号电路(11-05)
- 基于速度匹配软件的网络芯片仿真方法(11-06)
- 利用FPGA实现原型板原理图的验证(11-07)