• · RS232-DB9(9针串口)布局问题11-06
• · 关于层次式电路图的设计中的元器件标号的自动修改11-06
• · 求allegro15.7的下载地址11-06
• · pin的名称报重复 怎么解决比较好一些？11-06
• · 关于拓扑约束的问题11-06
• · 怎样查看VIA的直径11-06
• · 有了原理图，如何将它转换成net11-06
• · 个人用户试用SPB版本推荐（大家都知道个人用户意味着啥吧）11-06
• · Allegro中Layer的概念很弱，有很多东西都不知道是放置在哪的，从PADS过来有点不习惯！11-06
• · Length check11-06
• · cadence16.2怎么找不到drawing options11-06
• · allegro布线完成后如何修改线宽11-06
• · EMI仿真效果偏差11-06
• · 安装Allegro15.7后这两个文件在哪里？11-06
• · 导出网表出错，请教11-06
• · 为什么assembly_top层要画成这样？11-06
• · allegro 16.2打开15.5的文件出GERBER问题？11-06
• · 高手来帮帮忙啊！11-06
• · 如何添加模型库11-06
• · 导出网表的错误，请帮忙！11-06
• · 除了改文件名anslink155.cxt为anslink.txt还有没有更好的办法？11-06
• · 又是一个关于过孔的问题11-06
• · 关于钻孔图例的问题11-06
• · 还有一个问题请教：place元件到板子上，个别元件放上去就报DRC错误11-06
• · dqs.dqm作用与原理探索与深究11-06