微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于拓扑约束的问题

关于拓扑约束的问题

时间:10-02 整理:3721RD 点击:
各位高手好!我在学习allegro 15.7的过程中遇到一个关于拓扑约束问题想请教大家:在加载了器件模型后,在Constrait manager中打开SigXplorer设置拓扑约束,怎么SigXplor里面什么也没有啊?线长约束设置、相对延迟设置、 差分规则设置都是在SigXplorer中设置的,因为这个原因都设置不了了啊!大家能帮我分析一下是什么原因吗?

建议你去上面看看,视频里面可能有你的问题www.sig007.com

问题已解决了,是因为操作系统的原因。多谢各位了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top