微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么assembly_top层要画成这样?

为什么assembly_top层要画成这样?

时间:10-02 整理:3721RD 点击:
如下图所示:



没关系的,个人爱好吧

哦 是这样的啊
看到别人用Allegro画好的PCB中,有的封装中assembly_top层是这样画的,而有的不是。有闹不明白是什么作用
这样画也太麻烦了,不知有多少朋友有这样画的?

这样可以显示真实器件的大小及外形,而在ETCH TOP里的封装是增加补偿值后的封装。

这样看起来确实比较直观 但是画封装时要花更多的时间,这样是否值得?
“在ETCH TOP里的封装是增加补偿值后的封装”这句不是很理解,还请详述~~

有些大公司封装是有专门的部门,专门人员负责制作的。如果是自己制作,那真是麻烦死

个人使用 没有办法 只能自己做
等以后工作了可能会好点

kan kan

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top