• · allegroPCB中布线如果实在布不过去，想要一个电阻怎么加？11-06
• · ALLEGRO导入DXF11-06
• · 导网表出的问题——挺奇怪的11-06
• · 生成网络表的问题 大家进来看看11-06
• · 通孔生产流程如何11-06
• · 层次图连接端口11-06
• · 16.2鼠标显示11-06
• · 请教管脚类型11-06
• · 请问大家，用anti Etch分割内缩25mil的平面，分割完平面外扩了25mil，这是为什么呢？11-06
• · 那位大侠有cadence16.20的破解补丁，急用11-06
• · VIA制作碰到问题11-06
• · 求助！allegro中怎么对齐元件 初学！11-06
• · 求助env文件设置11-06
• · 过孔封装属性设置？11-06
• · 请教关于16.0有椭圆型钻孔时出GB的问题11-06
• · allegro16.2安装问题！11-06
• · 请问导入ALLEGRO时的Device文件怎么生成11-06
• · spb 16.20 linux怎么xx11-06
• · Allegro Updata DRC报表那里看啊！11-06
• · 大家看下 这个DRC错误怎么去掉@！11-06
• · pcb的生产流程是什么样的11-06
• · 不同层孔的delay怎么算11-06
• · 换PIN问题？11-06
• · 贴片三极管的问题 急用11-06
• · 如何把一个Shape分割成两个Shape？11-06