• · 新手怎么使用PCBM_LP_Calculator 这个软件制作pcb的封装啊11-06
• · 向大家请教：微带线及屏蔽框画法，谢谢！11-06
• · 请问allegro 16.2里面差分线不同层的规则如何设置11-06
• · 在candence pcb 中怎么样让两个元器件叠放在同一层，DRC检查不报错11-06
• · SI小问11-06
• · keepin问题11-06
• · 请问高手,为什么我每次netin,,constraint都会掉掉11-06
• · 请教layout规则11-06
• · 有关allegro出资料的疑问11-06
• · hotfix后，问题求救！11-06
• · allegro移动光标到器件焊盘上就可以这个焊盘的网络名 要怎么设置了11-06
• · 请教大家一个问题：阻抗与线长有关系吗，谢谢！11-06
• · 问一个规则名词的意思11-06
• · 常用后缀文件的区别11-06
• · 如何安装16.2的更新？怎么看是否更新了啊11-06
• · anti Etch是什么？11-06
• · ddr2的via长度要计算进delay吗？11-06
• · 请教各位：在板子上怎样挖一个4mmx4mm的正方形空啊，谢谢！11-06
• · allegro中的颜色设置简直太乱了。11-06
• · 测试点要加吗？11-06
• · 请教大家：PCB库中 .fsm 这个文件 可以删掉吗？11-06
• · ALLEGRO如何把屏蔽框开口？（之前屏蔽框是闭合的SHAPE）11-06
• · 高手请帮我解决一个错误11-06
• · 诚请帮助，由原理图生成网表时出现的问题11-06
• · 16.2管理器11-06