微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问高手,为什么我每次netin,,constraint都会掉掉

请问高手,为什么我每次netin,,constraint都会掉掉

时间:10-02 整理:3721RD 点击:
请问高手,为什么我每次netin,,constraint都会掉掉?我们公司原理图都是EE画的,所以我对capture  不太熟悉...

constraint设置怎么会掉呢?跟原理图网表没有关系吧
没遇到过这情况

同样的问题,困惑了很长时间,一直未解决。
而且怪异的是,某些板子不掉,而另一些板子每次导了就掉,而总且是板子上的某几对掉。

我也是啊,经常掉,现在只能用导dcf和tech file的方法暂时解决,但遇到某组BUS所接pin pare有改变时就麻烦了,期望大侠们给出给出更好的解决方法。

上一篇:请教layout规则
下一篇:keepin问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top