微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导网表出的问题——挺奇怪的

导网表出的问题——挺奇怪的

时间：10-02 整理：3721RD 点击：

之前可以导处的网表不知怎么回事导不出来了，错误如下所示：

用的是Orcad Capture CIS 导网表，

上一篇：生成网络表的问题大家进来看看
下一篇：ALLEGRO导入DXF

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top