• · 又出错了！...元件粘在光标上无法放置？11-06
• · allegro更新封装时，怎么有些可以更新而有些又不可以呢？11-06
• · 请教下:布线时,如何知道线的长度？11-06
• · 原理图编辑中 如何使用auto connect to bus11-06
• · 如何设主地网络和其它网络的安全间距？11-06
• · 新手求助,重新编辑逻辑封装后不能使用？11-06
• · 谁有ORCAD 16.3中文版11-06
• · allegro16.3中IBIS转DML在哪儿11-06
• · allegro 中焊盘颜色的设置！11-06
• · allegro16.2怎么编辑allegro14.2的brd文件？11-06
• · Design Entry HDL输出pdf问题11-06
• · 15.7的破解.11-06
• · 紧急求助！allegro更新网表后放置器件出错的问题11-06
• · 有朋友做过IPCAMEAR 网络摄像机的PCBLAYOUT？11-06
• · 求教各位高手，生成网表问题11-06
• · Allegro16.3 导入DXF文件错误11-06
• · allegro15.2的brd文件怎样才能在allegro16.2中打开或者互相转换的打开11-06
• · 调整silk的时候底层文字看着别扭怎么办？11-06
• · 求助 ALLGERO16.2SI仿真11-06
• · 约束规则的疑问11-06
• · 导入ALLEGRO 的错误！难！11-06
• · 打开一个brd文件，如何知道别人画线过孔的参数？11-06
• · 制作封装时，找不到热风焊盘，应该如何设置？11-06
• · cadence16.3的sigxplorer中有几个命令找不到11-06
• · 强悍的Allegro能否检查丝印与焊盘、过孔及元件的冲突？11-06