微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 约束规则的疑问

约束规则的疑问

时间:10-02 整理:3721RD 点击:
问个比较菜的问题,约束规则的,
里面的** 代表啥意思啊?


任意的,如pin to pin 就是任意相邻管脚间距,也就是全局默认设置

**代表的是所有层设置的参数不是全一样的 ,这样可以根据实际要求灵活设置参数

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top