• · ORCAD封装出错11-06
• · 各种路径设置,新人求指导11-06
• · 求救16.5中静态铜和动态铜如何可以再显示上区分11-06
• · cadence16.5版本的仿真设置11-06
• · 求高人指点concept HDL的原理图几个问题，谢谢11-06
• · 大家用仿真功能吗11-06
• · allegro如何选择性的忽略DRC11-06
• · 帮我看一下吧。11-06
• · 请问导入dxf后，后续如何操作11-06
• · cadence高速电路板设计与仿真11-06
• · ORCAD为什么不能直接打开用ORCAD画的原理图？11-06
• · allegro6层改4层？11-06
• · 大家说说ALLegro放大和缩小的快捷键。你们都是怎么做的？11-06
• · 有没有讲专门讲allegro constraint manager的书或者讲义啊？11-06
• · 用Net logic 改变网络如何反标11-06
• · pcb覆铜出现问题11-06
• · 关于约束规则设置的问题11-06
• · 盲埋孔板和通孔板问题11-06
• · 我回来了11-06
• · 0.4mm的BGA引脚间距怎么扇出？11-06
• · 16.3版本capture的一个bug11-06
• · 有一个brd的文件打不开，请帮忙看一看怎么回事。谢谢。11-06
• · 通孔器件的pin和内层铜怎么样设置可以全链接(full contact)11-06
• · Allegro哪里可以查看传输延时？11-06
• · 求教:ORCAD如何批量增量一个属性？11-06