微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro如何选择性的忽略DRC

allegro如何选择性的忽略DRC

时间:10-02 整理:3721RD 点击:
我想请教下大家:
我想把故意两个不同网络的PIN或者线连接起来,当然会出现DRC的错误,怎么样才能让这个DRC不出现(不改变网络情况下)

wave drc可以把任何的drc忽略掉,如果两个网络硬性短路可以使用net-short属性

在哪里可以设置啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top