• · allegro的确不错，怎么没人给他汉化呢？11-17
• · 决心：我想把allegro汉化了！11-17
• · 安装mentor Graphics EE 7.9以后cadence SPB capture CIS无法启动的问题！11-17
• · 请问走线过程中线是方头怎么改成圆头11-17
• · ALLEGRO 的阻抗匹配设置11-17
• · 走等长线的流程是怎么样的11-17
• · cadence 15.7 cis 问题11-17
• · 铜皮有问题，做了DB还以编辑软件就关掉了11-17
• · allegro中怎么检测没有网络的多余走线？11-17
• · cadence的PCB封装的防散热焊盘11-17
• · Cadence Allegro PCB lib11-17
• · Allegro hotfix 16.30.021已经发布 链接期待中11-17
• · 请问ALLEGRO出文件时为什么要用AUTOSKIL层11-17
• · Allegro新手的体会11-17
• · allegro15.5不能导出坐标了！11-17
• · allegro 16.3 的稳定性11-17
• · 2011年大家有没有遇到LICENSE的问题啊11-17
• · CPU电容的摆放11-17
• · 这是我生成的拓卜结构和仿真波形图，我试好几种方法，但是总是不能达到要求。11-17
• · 求助一个ALLEGRO软件问题 package to package11-17
• · 原理图DRC检查时“ERROR ”的问题11-17
• · 请问和负片内电层连接标准问题11-17
• · 制作PAD时hole type为recrangle slot时，生成的Gerber的drill文件出现的问题11-17
• · High Speed PCB DesignHigh Speed PCB DesignHigh Speed PCB Design11-17
• · Allegro加入汉字,哪位有更好的办法？请指教！11-17