• · 求助：Allegro16.3如何转换成Allegro15.5版本11-06
• · 确实想不通了求助，WIN7 64位 cadence16.3 allegro 无法预览和调入器件11-06
• · 找不到16.5设置Xnet的方法11-06
• · 异形焊盘求助11-06
• · 差分线有关延迟约束设置中单位的选择问题11-06
• · 求助，layout中阻抗控制怎么加进去的11-06
• · 请教，GERBGE中阻抗表是怎么放进去的，线路中应该如何标示11-06
• · 在Allegro中有没有简便命令将设计图旋转180的方法？11-06
• · 求助：PCB板屏蔽盒和器件冲突11-06
• · BGA CHIP PLACEMENT AND ROUTING RULE11-06
• · 安装Hotfix_SPB16.50.031后找不到license11-06
• · 泪滴问题11-06
• · 请问如何在Allegro中如何知道某一多层高密Layout的某一个走线层，有哪些网络(Net)11-06
• · 关于allegro中打孔的问题请教11-06
• · 每次开启allegro都要重新加载封装库11-06
• · 有没有走过K口和G口的？阻抗要求是多少<求助>11-06
• · 导入表网问题？11-06
• · ALLEGRO中region设置无效11-06
• · 急问：为什么工具栏无法显示呢？11-06
• · net to net规则设置11-06
• · DDR的地址线需要和数据线等长吗，11-06
• · 16.5放置一FPGA元件时出现问题11-06
• · router走线时,从焊盘出来的线有时是90度的,如图。11-06
• · allegro最近不知道为什么不能打开原理图大家帮忙看看，谢谢了11-06
• · 板厂不能根据我提供的坐标文件做器件定位11-06