• · 原理图与PCB网络变化问题？11-06
• · 牛屎封装怎么设计，如何联系PCB厂商和芯片厂商呢？11-06
• · 出等长的步骤11-06
• · 求allegro16.5 位號圖怎麽生成11-06
• · 大家来帮我看看这个问题11-06
• · 看看这个走线很奇怪，why？11-06
• · 在做封装时，把非电气引脚设置成了有电气引脚，如何更改？11-06
• · 沒有的指令？11-06
• · 做flash shape时报错E- (SPMHDB-187): SHAPE boundary may not cross itself.11-06
• · 急救！16.6破解成功一半，有的软件可以用，有的不能用11-06
• · 如何把板框挖空一个区域？11-06
• · 关于内层过孔的显示方式问题11-06
• · Capture CIS 导出网络表出错11-06
• · 出Drill图有问题11-06
• · 用Allegro16.5打开了一个.dra后缀的PCB元件封装，如何查看这个封装的焊盘信息。11-06
• · candence的问题11-06
• · 终于发现了删除差分对约束的方法11-06
• · allegro线间距 无法测量？11-06
• · 安装16.6 和补丁S005 破解后出现错误，求教大神？11-06
• · 对于MTK的RF，Audio部分DDR部分需要注意的主要问题11-06
• · 按照原理图页来放置器件11-06
• · allegro调第三方网表问题11-06
• · 安装Allegro SPB 16.2 出现“setting up the environment to run the ”问题11-06
• · PADS文件转allegro报错11-06
• · 红绿灯中Pin Delay的问题求助。11-06