微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Capture CIS 导出网络表出错

Capture CIS 导出网络表出错

时间:10-02 整理:3721RD 点击:
Capture CIS 导出网络表出现如下错误,有那位高人知道怎么回事么?如何解决?
在线等,谢谢!


找到方法了,"以管理员身份运行"
............

这个问题我也曾经遇到过,等一会再点生试就可以了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top