• · 一个刚入行的迷茫11-06
• · 关于位号REF的更新的实验。求助11-06
• · 出光绘pastemask时报错（自己已解决）11-06
• · 铺地（一部分网络不自动避让）11-06
• · allegro 布线时 单位转换11-06
• · Allergro项目页面无法执行查找元器件功能，求解11-06
• · allegro16.6,GND VIA和电源短路，DRC不报错，有哪位也碰到过吗？11-06
• · 有谁知道allegro15.7菜单中没有Partition是什么原因？11-06
• · cadence安装完成，运行OrCAD出现异常11-06
• · 无法打开约束管理器,怎么办？11-06
• · 6层板，电源种类较多，全部一层分割还是多搞几层？11-06
• · SDI 座子layout注意的地方？11-06
• · 今天板子回来了，发现2个低级错误11-06
• · 求助，静态铜最近自动隔离时出现以下情况！11-06
• · 这样铺铜有没有问题？11-06
• · allegro16.3不能生产PDF文档吗？11-06
• · allegro 覆铜问题11-06
• · allegro新手求助制作封装11-06
• · 关于原理图是HDL，PCB导出坐标的问题11-06
• · 光学点和测试点有什么区别11-06
• · LP Wizard制作Allegro插件封装问题11-06
• · 添加光学点11-06
• · cadence软件是64位的吗？11-06
• · allegro 16.5生成 3D錯誤11-06
• · 又遇到怪问题 关于soldermask 高手速进11-06