微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 覆铜问题

allegro 覆铜问题

时间:10-02 整理:3721RD 点击:
看到有些板子在空白区域内会放置一些无网络的小的圆形铜皮。据说是为了增加电路板硬度。有谁知道allegro有没自动生成的方式?这种处理方式是否有什么弊端、需要遵行什么规则?

手动添加的,弄好一个,剩下的就复制就可以了

应该是散热用的吧

是避免板子翘曲吧,

我现在是这样做的。不知道allegro有没有自动放置的方法。另外不知道加这个对电气方面影响怎么样?放置的原则是什么。

应该是这样。但是我觉得布不好可能会出问题。所以不知道会引起什么结果。

没有自动放置的方法,对电气方面没什么影响,就是和加工有关

哦,谢谢了

这个一般的板子都是处理的

这个是和pcb生产工艺相关的,生产pcb是需要许多层材料叠起来压合的,如果空白地方太多,就不均匀,压合时就会引起流动物质填充不均匀,会导致翘曲什么的

可以用下这个功能,
manufacture->thieving
(v16.3)

应该allegro 16.0 以上的版本都有这个自动添加了功能了吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top