微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 今天板子回来了,发现2个低级错误

今天板子回来了,发现2个低级错误

时间:10-02 整理:3721RD 点击:
今天板子拿回来一看,发现2个低级错误。一是有2个封装画镜像了,另一个是开孔焊盘没有开孔。第一次使用allegro画板,就发生了这样的错误,虽然我不是专业的PCB画板人员,但是对于这两个低级错误还是很受打击。
先总结一下原因:
1.对于封装镜像问题,这个以前没有画过类似的封装,以前都是贴片的都是从正面看的,按照PDF文档画就行了,比如阻容器件,SOIC,TSOP等等,而这次是插针,PDF给的封装是从底面看的,因此在画封装的时候是要反过来画的,我没有注意到。在检查的时候也没有检查出来,(肯定检查不出来了,因为我认为那就是对的)
2.对于通孔焊盘,是因为在做PAD的时候,选择了single layer,表面看这个应该属于粗心造成的,实际上是对这个焊盘的制作过程还不是很熟。
第一次使用allegro画板,就出现了错误,以前用PADS从没出过错,这对我来说挺打击的,在此发帖以警示自己,任何一点细节没有处理好,都意味着你前面的工作全部作废,也同时提醒大家以后在工作中一定要细心。

一定被批死了

老大下周回来,坐等被批,这个月的绩效惨了

不幸  这个和allegro无关  用PADS  看错了封装照样错  

细心,细节决定成败啊,罚你点钱,长点记性,下次就不会了,如果不记住惨烈的教训,下次还会

总是在失败与错误中成长的!

以后还会遇到各种问题了 有人帮你检查最好了 我些许能帮你的 qq 170762386

老大下周回来,坐等被批,这个月的绩效惨了

赶紧改板,别影响调试投产,还坐等被批,那岂不是批的更狠,亡羊补牢啊大哥

警示。

这个问题不是一个人的责任,小编固然是主要责任人,但是其他同事包括老大应该也不可推卸责任

错误第一次可以,可是不能有第二次!

多一个QA的环节,叫别人帮你查查

这种东西后期根本就一般查不出来,谁会去检查封装啊!

我也有个类似的错误,而且出现过两次.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top