• · 負片層對版邊的距離11-06
• · 关于update symbol11-06
• · DDR2怎么扇出啊11-06
• · 为什么扇出的过孔堆在一起？能不能往外再出点？11-06
• · SOT-89封装的两个焊盘怎么设置成一个编号11-06
• · 铺铜遇到下面两个问题，请帮忙看看咋解决11-06
• · 问下PCB Editer中High-Speed和Miniaturization选项的问题11-06
• · 焊盘上打散热孔报DRC，请帮忙看看咋修改11-06
• · 求助 ，无法设置默认打开方式11-06
• · LED大功率驱动波形干扰问题11-06
• · 按照正规生产流程，对于放不下的元件丝印是怎么处理的？直接删掉么？11-06
• · Cadence SQ是什么？11-06
• · comment中ref des子类字符重复11-06
• · Allegro或skill设置11-06
• · 于博士工程文件里的Device是什么，做什么用的11-06
• · shape设置为full connect后出现错误？11-06
• · 请教：allegro shape to shape,shape to line间距设为0，实际仍有20mil间距11-06
• · 一个疑问，询问各位？11-06
• · 能否在PCB Edior里批量修改元件的标号？11-06
• · allegro中板内挖掉矩形的一块，大家都是怎么做的？11-06
• · 钻孔表如何缩小11-06
• · asi破解问题11-06
• · allegro16.3的Contour Lock功能怎么用11-06
• · 通常大面积敷铜后会出现不合时宜的边边角角，有设计规则设置可以使之不出现么（如图）11-06
• · 关于电阻电容建库，求助11-06