• · 关于allegro Placement的问题11-07
• · 导入板子的封装与库的封装不对应 表贴盘变过孔！加急加急加急！11-07
• · 这种形状的过孔可以打吗？11-07
• · 关于参考平面求教11-07
• · DDR的T型拓扑结构11-07
• · pcb单点接地11-07
• · 请问一下在PCB命令台按快捷更新ENV对应在ENV中的语句11-07
• · cadence 过孔非功能化焊盘 怎么设置？11-07
• · allegro线间距规则设置11-07
• · 我这Cadence里面的Options界面里面是不是多了几个选项11-07
• · Allegro 画原理图11-07
• · allegro16.6导网表问题11-07
• · 请教软件规则设置里 设置延时和等长是一个作用么？11-07
• · 如何更改allegro启动时默认的text字符大小？11-07
• · Xnet 网络等长设置11-07
• · DCDC layout标准11-07
• · 关于高速线的阻抗多少合适11-07
• · 生成网络表出现的错误，请问怎么解决，请大牛解答..11-07
• · 各位，请问如图所示DRC错误是什么意思11-07
• · allegro恢复默认设置11-07
• · allegro画封装出现错误，请问怎么解决11-07
• · 谁有16.6的hotfix 100呀，今天刚看到过期了11-07
• · 关于allegro拼板的问题11-07
• · allegro IPC输出报错11-07
• · 请问地线为啥画成这样11-07