微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.6导网表问题

allegro16.6导网表问题

时间:10-02 整理:3721RD 点击:
请教大家allegro16.6导网表出现如图问题是怎么回事?


看一下报告

没有报告可以看啊,弹出这个界面,确定后,它会跑完最后弹出个viewlog,只提示些warning

DB一下,然后再导试试

更新补丁

上面这个问题更新补丁就好了

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top