• · 求systemverilog，相关资料01-01
• · RTL cond coverage 达不到100%01-01
• · 验证工程师所必需的技能01-01
• · 何谓BDD？其在数字IC设计中起何作用？01-01
• · 求助：谁有AHB的相应的master、slave、arbitor相应的三部分的代码....01-01
• · singaltap里面怎么看状态机的状态？01-01
• · 中国IC设计与验证精英堂需要你的加入！01-01
• · 我对这段OVM代码搞不懂？01-01
• · 讨论：ICC与PT之间的Correlation01-01
• · OVM的一个大问题，你遇到过吗？01-01
• · System Verilog 中队列的使用问题01-01
• · 谁有MATLAB的练习基本例子~~01-01
• · 有什么方法可以增加积分01-01
• · 关于验证，请教！01-01
• · SVA 问题01-01
• · questa 做验证应注意那些问题呢！？01-01
• · modesim里如何去掉信号前缀？01-01
• · 有没有人能帮解释下不同的波形工具及格式的区别，谢谢！01-01
• · 用VCS编译验证模块总是败在开头01-01
• · 请教：fsdb波形文件的问题。01-01
• · 请教一个VERA工具使用的问题01-01
• · 8051核为什么常会复位和死机？01-01
• · 关于验证用systemverilog和VHDL01-01
• · 请教一个VCS仿真对verilog2001语法支持的问题01-01
• · vcs 2008.12 license keygen problem01-01