微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于修改静态铜皮时遇到的问题

关于修改静态铜皮时遇到的问题

时间:10-02 整理:3721RD 点击:
Allegro在修改静态铜皮时,每点击一下铜皮就跳出"Rip up thermal-relief clines"。请问静态铜皮如何是怎么设置的?感谢各位兄弟姐妹们的帮助。

十字连接的问题呀,这个如果你选择是就会把你的连接线都删除的。我都是选择否然后在修铜。

对着呢,我之前也遇到过这样的问题,点是了怎么整层的十字连接都没了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top