TI电源 最小环路面积问题
时间：10-02
整理：3721RD
点击：
如图，蓝色部分如果mirror+打孔 干扰会影响多大，和在top层直接连线对比，最小环路
节省面积 其实可以
这个影响可以忽略不计，
手册有的是空间，而一般实际用的时候给你空间是很少的，都是各种打孔的，要不没法整
手册由推荐的
空间大就同层 其实mirror的影响可以不计
空间大就同层 其实mirror的影响可以不计
貌似很多情况都是打孔来的
根据实际来吧，那个只是参考