微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何删除多余的net

如何删除多余的net

时间:10-02 整理:3721RD 点击:
如图,因为是从power logic 转到capture 上的原理图,不知道怎么弄的多出了很多net,请教如何删除这些不需要的net


power logic 转到capture 上的原理图,小编是如何转的?

比较麻烦 网上找的软件 转过后需要修改

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top