微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 模拟差分的走线要求

模拟差分的走线要求

时间:10-02 整理:3721RD 点击:
不懂为什么模拟差分线不能走在内层,内层不是抗干扰能力强吗

谁说的,打他个人妖。

抗干扰能力强只是相对而言的的  不是说内层就一定强   也许考虑到少打孔 阻抗控制精确 线宽要比较宽 所以就在表层去了 瞎掰的 别介意

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top