微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 画封装是什么时候加via keepout,什么时候加route keepout?

画封装是什么时候加via keepout,什么时候加route keepout?

时间:10-02 整理:3721RD 点击:
画封装是什么时候加via keepout,什么时候加route keepout?
via keepout可以在画板时设置吗?什么时候需要加?
两pin边缘距离小于15mil时,要加route keepout吗?画板时会避让的吧?

没必要加via keepout,设计的时候注意下那些器件下面不能打孔就可以了,

画封装时可以不加keepout ,在constraint里面设置孔到PAD的距离就可以了

route keepout 针对所有的铜,包括via.
via keepout 只能限制via

本菜觉得,这个via keepout,route keepout是走线的事,需要做封装的时候做吗?我感觉不需要,走线的时候注意下就好了。

一般我做封装的时候非金属化孔会添加ROUTEKEEPOUT  ,没有添加过VIA KEEPOUT

贴片电阻电容下面不加route keepout,铺铜时很难看啊

铺铜间距加大不就可以了

没必要加吧,一般都画图的时候加

铺铜间距在哪里设置?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top