微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro重新导入网表后。规则被冲掉了。

allegro重新导入网表后。规则被冲掉了。

时间:10-02 整理:3721RD 点击:
allegro每次重新导入网表后。设置的规则总是被冲掉。前提是原理图里面没设规则。怎么解?

生成网表时忽略规则 有个勾选的


具体是这样:constraints 里面设了netclass归类后,每次导入网表,那些网络又不在归类的netclass里面了。怎么办?

设置netgroup可以,设netclass就不行。不知为啥?

看看

allegro16.6导入网表后,约束规律里面会丢失
http://www.eda365.com/thread-141591-1-1.html
(出处: EDA365电子工程师网)

那就是有可能网络名变了,,细微变化

非常感谢!

谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top