微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR SDRAM绕等长

DDR SDRAM绕等长

时间:10-02 整理:3721RD 点击:
有谁有关于DDR、SDRAM绕等长的资料呢,求分享

你想知道什么呢?等长间的误差吗?

频率  等长误差一般设置范围等

越详细越好,要是有原理说明就更好了,比如上升沿采样等?

SDRAM速率不高,误差可以大一点50mil左右,

我也想知道,来看看

数据10mil,地址20mil

同一组内DQ与DQS的走线延时差异不得超过+/-5ps
地址、控制信号与CK的走线延时差异不得超过+/-25ps
对每个DDR3芯片,CK必须晚于DQS到达,延时差值范围0~250ps        我一般data±5 add±100

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top