Allegro更改网表，Capture采用back annotate出现问题，求大神指导

allegro中采用Net Logic将一组pin互换net，导出网表，然后capture中采用back annotate。结果capture中的操作是，将封装中的pin位置互换。如何保证原理图中pin位置不换，仅更改pin连接的net呢?

最初的封装以及网络定义

采用back annotate之后原理图封装中pin的顺序互换

如何保证封装不变，仅更改net定义呢

capture不能反标回去到原理图，这样会把part改掉，只能自己对照交换前后的网标去调

:)