微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 负片电源层分割后,铜皮被过孔隔断,这种情况不算断开么?

负片电源层分割后,铜皮被过孔隔断,这种情况不算断开么?

时间:10-02 整理:3721RD 点击:
RT,
负片电源层分割后,铜皮被过孔隔断,这种情况不算断开么?
没有drc也没有net鼠线显示,软件status里也算是连上的,
能设置被隔断后可以自动显示出来或者提醒么?

算开路啊,所以这就是负片的不好地方,你只有出gerber后用valor软件跑开短路发现,记得上次有个人分享了个出现这个情况的工艺问题。


我是说allegro里软件不会提示被隔断的地方断了么?
有没有相关的设置?
我知道那里肯定是断了的..

不用负片。

貌似没有额

plane web小于3mil应该算断开。因为厂家生产的时候,断开的几率很大。allegro貌似不能检查这个问题。

直接被antipad隔断的也不能检查么?

隔断的就是断的,allegro能认出来。2mil的allegro还是认为是连着的

怎么认出来的?报错么?昨天我的板子隔断后就什么提示都没有..

学习学习

你可以试试图中的功能,应该可以达到你想要的效果。



谢谢,貌似行,不过那个设置大小的地方具体是什么意思呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top