微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro中如何检查差分对间距

Allegro中如何检查差分对间距

时间:10-02 整理:3721RD 点击:
DRC一般是针对小于设定的间距。但是一旦实际间距大于设定的间距,并不会报错。有什么方法解决吗?
请教。

木有回复吗?

我觉得是这样的:关于间距的规则设置一般是出于结构、工艺、信号串扰等方面的考虑来做的,当器件或线间距小于设定间距时,可能会造成我们在设计中不想见到的一些问题,所以DRC针对这方面进行提醒;但是当你的间距大于规则中的距离时,对于你的设计并不会在电气性能上造成大的影响,如果考虑到空间和成本,可以手动去进行适当调整,软件并没有必要对此进行警告,所以没必要报DRC。
希望我的回答对你有帮助~

把差分线的Uncoupled Length参数设上就会报错了。

谢谢,学习了~

学习了

觉得对特殊的走线有管控还是更好的。不过还是很谢谢你的答复。

约束设定好,查分共同拉线,自动就根据约束来走线的,单根走线通过bubble靠近另一根走即可。

学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top