微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分对约束规则问题

差分对约束规则问题

时间:10-02 整理:3721RD 点击:
各位大神请帮忙看一下差分对与其他信号线之间的间距如何设置,我在spacing中设置了一个差分线的间距规则,却和差分对组内的规则相互冲突!


把physical里面的Min Spacing设置一下。

和其他信号的距离就在spacing里面设置,组内间距在physical或者electrical设置。

我是这样设置的,结果两个规则冲突了

你怎么设置的?截个图。

如图




差分线不要放到net class,要生成diff pair才有效。

生成了的


还是不行

差分线要运用差分线的规则

是用的差分线的规则,差分线的规则是设置好了的,我是想加一个间距规则上去,在拉线的时候把控查分线与普通信号线的间距,结果加的间距规则和差分线本身的规则冲突!

你把min_spacing 那里设置成primary spacing里面的值,然后运行drc,如果没有其他的问题的话应该是没有问题的。

改了还是报错啊,我原本规则是没有题的,我只是在原来的基础上添加了一个间距规则,结果间距规则和差分线的规则冲突



你设置一下差分线对应的physical里面的约束规则模板(可能是Diff-100)的Min Spacing,然后运行一下DRC。

阿杜正解

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top