微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么16.6走线时线宽会有记录

为什么16.6走线时线宽会有记录

时间:10-02 整理:3721RD 点击:
就是在走电源时20MIL,然后再走下一根线时,从PIN拉出来还是20MIL的,这样很烦呀,16.3的都不会这样的,谁知道怎么改.

在setup >> user preference里面修改acon_no_width_override_retain。

我的软件没有找到这项

你怎么找的

acon_no_width_override_retain

真的没有哦


在env內加入下列文字 ~~  試試看
set acon_no_width_override_retain

直接复制在ENV的文本里面就可以了吗?

看你的图片确实是没有


是的 ~~  你試試看

加了,不行呢

不好意思 ~~ 那我就真的沒遇過了
請問你的版本是16.6嗎?
有升級hotfix嗎?

加了后,重启allegro

版本不一样吧

加了后,重启allegro

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top