微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > pcb出文件时候突然不行了?请教高手解决?

pcb出文件时候突然不行了?请教高手解决?

时间:10-02 整理:3721RD 点击:
哪位大神求解?

想快点解决


不知道为什么 是0.000看不见那里有什么问题啊?

试着在color192里面把相应层的boundary打开,看那个位置有没有shape的边框。

symbols and nets 里也有问题啊,建议先把这些解决了,还有out of data shaps 里

也可以data base check一下,看能不能搞定

还没布完线呀,unrouted net = 3

动态铜皮没有更新铺铜
打开检查下走线层bound的颜色看看动态铜的外框

把所有层打开,再根据坐标找到隐藏的孤铜,删除就可以了。

关掉ETCH层,然后打开Bottom 和 Top 层的Bound, 在对应的坐标处应该可以找到隐藏的铺不上的铜箔框。删除后应该就好了

这样就出图了?强迫症表示必须把所有红黄都变绿才出啊 ..

黄都没有变绿就出文件?难免会出问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top