微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > capture cis做原理图封装

capture cis做原理图封装

时间:10-02 整理:3721RD 点击:
capture cis做原理图封装时,把虚线框拉大之后,放置好部分引脚,后面发现画的太大,缩小那个虚线框时,引脚再也放不进小的虚线框了


我试了试,可以的。你肯定见鬼了。

我觉得要是

你看看是否可以用忽略格点

多试一试啊 ,问题不是怎样的

把那个框在拉大,拉到引脚那么大,然后再缩小,就可以了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top