微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro的模块复用是不是有时候受限叠层结构?

allegro的模块复用是不是有时候受限叠层结构?

时间:10-02 整理:3721RD 点击:
allegro的模块复用是不是有时候受限叠层结构?

相同的叠层可以互相复用
不同的叠层不可以复用

有时候感觉这个复用挺弱的

模块电路只是在top与bottom布线
就没有其他方法可以复用电路吗

你可以把模块的叠层改为一样就可以用了

allegro的这个复用功能希望以后能进一步改进 还是有很多不方便的地方
例如还有:
1.模块中自定义的keep out类型,区域规则等shape无法复用,只能手动加,很不方便
2.铜皮山的via有时候不通过连接线到焊盘,复用的时候会丢失掉等
3.不能像pads那样稍微智能一些,需要把复用的元件首先集中在一起然后才能右键复用(不知道能不能在原理图框选器件话,如何快速集中在一起?)

学习了啊,个人现在感觉还够用!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top