微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于allegro提取拓扑的问题

关于allegro提取拓扑的问题

时间:10-02 整理:3721RD 点击:
layout一块DDR3的板子,我先对BGA进行了扇出。提取拓扑就出现提示如图,


删除扇出过孔和走线后,提取正常。那么问题来了,提取拓扑一定是要在布线前进行吗?
如果不是,这个问题怎么解决。一直都是自学,期待高手指点。还有一个问题,添加IBIS模型后,提取拓扑出现以下提示
E- *Error* parseString: argument #1 should be either a string or a symbol (type template = "SS") - nil,可以判断是模型有问题,但是不太懂是具体问题出现在哪里。如果可以告诉下我,不胜感激。

error1


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top