微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 怎么将dummy net的封装引脚赋予GND网络?

怎么将dummy net的封装引脚赋予GND网络?

时间:10-02 整理:3721RD 点击:

如题,怎么将dummy net的封装引脚赋予GND网络?

LS正解,一般不推荐PCB里面改,按规矩还是原理图里面改科学严谨

原理圖加畫dummy net pin,並給予GND net name.

我有一个10个脚的屏蔽罩,又不想放在原理图中,就直接在allegro中放置的,但是现在这十个脚斗士dummy net属性,连不到地上去,不能屏蔽呀

一般是不这样直接在PCB中修改网络的,如果你真想这么做可以在User Preferences中选中Logic_edit_enabled

還有一種是在Allegro內,強制給net mane.
利用Logic\ Net logic 把這10個pin assign 成GND net.
再來一種就是鋪靜態銅箔, 但是會有DRC產生.
所以建議還是放在原理圖,比較不會出錯.

最后还是选者原理图改,防止长时间忘记了

其实你可 以把这十个脚强连到GND网络就好了(用静态铜连接到GND网络就好了)

为了保证pcb与原理图的一致,又为了达到你的效果,强连吧,忽略DRC,直接用铜皮或者盘中孔的形式给他短路到GND网络上

这样直接在PCB中修改网络

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top