微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 铜箔自动避让问题 ?

铜箔自动避让问题 ?

时间:10-02 整理:3721RD 点击:
一个零件 , 其中一个hole 我设置了  router keepout    所有层面的的铜箔避让了 ,唯独有一块power  没有避让, 各种设置我也检查了,没有问题,求指教

如果真的设置的对,就不会这样了。

相同属性的吧

你画的的是route keepout/all  你的power是什么层,对应层有无keepout 或者keepoutall?检查你的铜皮和keepout对应shape 有没有添加 类似do not void 或者shape allowed什么的属性

找到问题的原因了 : 可能是对单个铜箔调整属性后造成的,重新编辑下铜箔就可以解决了 。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top