微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:Sigxplore 提取问题

求助:Sigxplore 提取问题

时间:10-02 整理:3721RD 点击:
Sigxplore在提取总线时总是只显示RAM不显示ROM,但是单根提取就没问题,问什么呢?

Sigxplore可以提取总线吗?

就是在设置拓扑约束的时候,用Sigxplore来设置等长/延迟/T点时遇到了这个问题。

是不是ROM缺少SI模型?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top