微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 是不是每个pcb都需要画package keepin?

是不是每个pcb都需要画package keepin?

时间:10-02 整理:3721RD 点击:
各位大神,我有个疑问:是不是每块pcb都必须要画package keepin?

不一定吧,我这几年画的板子都没画package keepin层,画多了你自己摆零件都会有意无意的离板边保持一定距离。

这个还真没画过,自己知道哪里能放哪里不能就好了,我就只画board outline和route keepin,当然对于复杂结构的板子最好还是要添加元件禁放区和限高区

那个只是一个工具,你不爱要就不要,自己知道没问题就可以了

良好的设计习惯是保证产品质量、提高团队合作的重要条件之一。

首先谢谢各位大神。我提这个问题是因为我想放一个DB9到板子上(其中一部分要伸到板子外面),发现设置了package keepin,就产生drc错误,不知道该怎么办,所以才有这个问题

你把这个零件的Place_Bound打开,给它设置一个Nodrc_Component_Board_Overlap属性即可。

非常感谢!

学习!

学习了

画不画无所谓  只要结构确认没问题就OK

package keepin还有一个重要作用,就是自动布局时必须有

学习!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top