微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于Allegro中Route Keepout的问题,求解?

关于Allegro中Route Keepout的问题,求解?

时间:10-02 整理:3721RD 点击:
就是我在画板时做了Route Keepout,避免全部层的铜在里面。可是表层的线要在这个区域边走,但是会报错,有DRC如下图:


我想请教哪位大神能否告知怎样设置可以在Route Keepout区域里走线不会报错。谢谢了

用shape keepout 不要用Route Keepout

Edit-->Properties,选中route keepout,将Routes_Allowed和Vias_Allowed设为True

你把TOP的ROUT  keepout删除就可以了,你画的时候不要所有层都画KEEPOUT

编辑route keepout的方法很好用,可以允许线和孔走,谢谢了。

那个晶振里是所有层的铜皮都不能有,要是留着TOP层,那就有铜进去了。

这方法比shape Keepout好用多了,谢谢分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top