第一次布DDR2，给点意见。

第一次布DDR2，FPGA + 一片RAM，
我先走通了地址线，请问下面这样可以不?像个老手画的吗?
应该怎么改进?
另外CKE有个电阻，这在约束管理器中怎么设置?
S1层：

TOP层：

如果是DDR2应该有一对差分时钟线呀！怎么没看出来在哪呢?

是啊！会有一对差分！应该他是没设置吧！  还有就是  看你这个绕波形  你没把最长线缩短！

嗯，我重新绕了一下，看看这次怎么样呢?
在做板时，需要做阻抗吗?单端50，差分100?